Verzija na datum 1 april 2015 u 00:19 uredi Dcirovic (razgovor \| doprinos) Administratori 1.513.357 izmena →‎Sistemski naponski ofset ← Starija izmjena		Verzija na datum 1 april 2015 u 00:21 uredi poništi Dcirovic (razgovor \| doprinos) Administratori 1.513.357 izmena →‎Slučajni naponski ofset Novija izmjena →
Red 68: Za kolo sa slike 4 ćemo posmatrati jednosmjerne signale ''VI1, VI2, VO1 ''i ''VO2''. Neka je ''VID=VI1-VI2 ''i neka su otpornosti koje se nalaze na drejnovima '''''M'''1'' i '''''M'''2''' '''''međusobno različite (''RD1''≠''RD2''). Za ulaznu konturu može se napisati: :<math>V_{1D}=V_{~~GS1V_~~GS1}-V_{GS2}={V_{t1}+ {\sqrt{2I_{D1} \over {k'{(W / L)}}~~_1V_~~_1}-V_{t2} - }\sqrt{2I_{D2} \over {k'{(W / L)}_2}}} </math> Naponski ofset će biti ona vrijednost izlaznog diferencijalnog napona VID za koji će diferencijalni napon na izlazu (simetričan izlaz) ''VOD=VO1-VO2'' biti nula. Da bi izlazni napon bio nula za kolo sa slike 4, treba da bude ispunjen uslov ''ID1RD1=ID2RD2''. Slijedi: Red 74: Neusaglašenost imeđu dva slična parametra je obično mala u poređenju sa apsolutnom vrijednosti samih parametara. Da bi se omogućilo bolje razumijevanje svake od ovih malih razlika parametara na ukupan ofset napona, izvršićemo modifikaciju posljednjeg izraza sa redefinisanim parametrima, pa se daljim sređivanjem dobija: :<math>V_{OS}= \Delta V_t + (V_{~~GSV_t~~GS}-V_t) \Biggl(\sqrt {{1+ \Delta I_D / 2I_D} \over {1+ {{\Delta {(W / L)}} \over {2{(W / L)}}}}}- \sqrt {{1- \Delta I_D / 2I_D} \over {1- {{\Delta {(W / L)}} \over {2{(W / L)}}}}}\Biggl) </math> Ako je neusaglašenost elemenata mala, podkorjena veličina ovog izraza je približno jednaka jedinici. Ako je <math>\sqrt x </math>'' ''≈ ''(1 ''+ ''x)/2 '', kada ''x''→''1'', gornji izraz može da se uprošćavanjem svede na: :<math>V_{OS}\approx\Delta V_t+\frac{(V_{~~GSV_t~~GS}-V_t)}{2}\left(-\frac{\Delta I_D}{I_D}-\frac{\Delta(W/L)}{(W/L)}\right)</math> Sada, ako je ulazni napon jednak izlaznom naponskom ofsetu, diferencijalni izlazni napon će biti nula, odnosno važiće ''ID1RD1=ID2RD2''. Slijedi: :<math>\frac{\Delta I_D}{I_D}=-\frac{\Delta R_L}{R_L}</math> , pa se dobija: <math>V_{OS}=\Delta V_t+\frac{(V_{~~GSV_t~~GS}-V_t)}{2}\left(-\frac{\Delta R_L}{R_L}-\frac{\Delta(W/L)}{(W/L)}\right)</math> Prvi član sa desne strane proizlazi od razlike napona praga kod MOS tranzistora. Ova razlika je prisutna samo kod MOS ne i kod bipolarnih tranzistora. Ako se izraz primijeni na kolo sa slike 2, dobija se: :<math>V_{OS}\approx\Delta V_{t(1-2)}+\Delta V_{t(3-4)}\left(\frac{g_{m3} }{g_{m1} }\right)+\frac{V_{ov(1-2)} }{2}\left[\frac{\Delta\left(\frac{W}{L}\right)_{(3-4)} }{\left(\frac{W}{L}\right)_{(3-4)} }-\frac{\Delta\left(\frac{W}{L}\right)_{(1-2)} }{\left(\frac{W}{L}\right)_{(1-2)} }\right]</math> Prvi član sa desne strane izraza je rezultat razlike napona zasićenja kod ulaznih MOS-tranzistora. Drugi član je rezultat razlike napona zasićenja pod opterećenjem dobijenih sa strujnim ogledalom. Ova razlika može da se smanji sa odgovarajućim izborom odnosa W/L, pri čemu će se njihove transkonduktanse znatno smanjiti u odnosu na one na ulaznim MOS tranzistorima. Znači ako se dužine kanala kod M3 i M4 naprave znatno dužim u odnosu na dužinu kanala kod '''''M1''''' i '''''M2''''', time se može smanjiti slučajni ulazni naponski ofset. Treći član u jednačini je rezultat razlike odnosa W/L ulaznih MOS-tranzistora i opterećenja i može se smanjiti ako ulazni MOSFET-ovi rade na malim vrijednostima napona zasićenja (tipične vrijednosti su od 50 do 200 mV)}. == Faktor potiskivanja sinfaznog signala (CMRR) ==

MOSFET – razlika između verzija